회사 소개
AnalogAI는 초저전력 온디바이스 AI 반도체를 개발하는 딥테크 스타트업입니다. 아날로그 인메모리 컴퓨팅(Analog In-Memory Computing) 기술을 기반으로, 기존 GPU 대비 최대 1,000배 수준의 에너지 효율을 목표로 하는 AI 가속기를 개발하고 있으며, LLM·LMM급 고성능 AI를 배터리 기반 기기에서 직접 구동하는 것을 지향합니다.
주요 타깃 시장은 다음과 같습니다.
- AR·VR 글래스 및 차세대 웨어러블 디바이스
- 휴머노이드 로봇 및 자율주행 로봇
- 군사용 및 산업용 드론
- 기타 초저전력 고성능 온디바이스 AI가 필요한 헤비 엣지(Heavy Edge) 응용 분야
AnalogAI는 소재·소자·회로·시스템에 걸친 수직 통합 기술을 바탕으로, 장기적으로 칩 판매와 IP 라이선싱을 병행하는 글로벌 AI 반도체 회사로 성장하는 것을 목표로 하고 있습니다.
모집 부문
- 포지션명: Top Integration Circuit Design Engineer
- 고용 형태: 정규직
- 경력: 5년 이상
- 소속: Circuit Design 개발팀
주요 업무
직접 수행 — 핵심 업무
Top-Level RTL 통합: 디지털/아날로그 IP 블록 통합, 버스 구조(AXI, AHB 등) 연결 및 정합성 검토, 아날로그 블록 Wrapper 작성
클럭 및 리셋 아키텍처 설계: Clock Domain 정의, CDC 처리, Reset 시퀀싱, Clock Gating 구조 설계
파워 도메인 관리: 멀티 파워 도메인 정의 및 UPF 작성, Level Shifter/Isolation Cell 배치, Power Sequencing 정의
STA 및 타이밍 클로저: 전체 칩 Setup/Hold Slack 분석·수정, OCV/MMMC 분석, 타이밍 클로저 수행
GLS 및 Sign-off: Gate-level 시뮬레이션 기능 검증, 테이프아웃 체크리스트 관리 및 최종 데이터 제출
협업 및 조율
Synthesis & P&R: SDC 제약 조건 제공 및 합성 결과 검토, 플로어플랜 및 P&R 결과 피드백 (실행은 외부 파트너)
DFT (Scan Chain, MBIST): 테스트 요구사항 정의 및 외부 파트너 결과 검토 — 직접 구현 불필요
Physical Verification: LVS/DRC 결과 검토 및 외부 파트너 지원
자격 요건
- 5년 이상 디지털 SoC/ASIC Top Integration 경력
- 실제 ASIC 테이프아웃(28nm 이하 포함) 경험
- 아날로그/혼성신호 블록이 포함된 SoC 통합 경험
- Verilog/SystemVerilog를 활용한 RTL 설계 및 Top-level 통합 경험
- SDC 기반 타이밍 제약 조건 작성 및 STA 수행 경험
- 합성(Synthesis) 및 배치배선(Place & Route) 수행 경험
- UPF 기반 멀티 파워 도메인 설계 이해 및 적용 경험
- CDC(Clock Domain Crossing) 분석 및 처리 경험
- Synopsys, Cadence EDA 툴 숙련자
- 합성: Synopsys Design Compiler / Fusion Compiler 또는 Cadence Genus
- 배치배선: Cadence Innovus 또는 Synopsys IC Compiler
- STA: Synopsys PrimeTime 또는 Cadence Tempus
- Gate-level 시뮬레이션(GLS) 및 기능 검증 경험
- 스크립팅 언어 사용 경험 (Python, TCL, Perl 등) — 합성/STA flow 자동화, 결과 파싱 등
우대 사항
- 10년 이상 디지털 SoC/ASIC Top Integration 경력
- Hard macro (memory compiler output, 3rd-party analog IP wrapper 등) top-level 통합 경험
- 저전력 설계(Clock Gating, Power Gating, DVFS) 경험
- AXI/AHB/APB 등 온칩 버스 프로토콜 설계 경험
- AI/ML 반도체 또는 메모리 인터페이스 SoC 개발 경험
- DFT 기본 구조 이해 (스캔 체인, MBIST, ATPG) — 직접 구현보다 요구사항 정의 및 외부 파트너 리뷰 역할
- Formal Verification (Spyglass, JasperGold 등) 또는 RTL linting 경험
- 디지털 설계 또는 관련 분야 석사/박사학위
복지혜택
- 스톡옵션 제도: 장기적 성과 공유를 위한 스톡옵션 부여
- 최신 업무 장비 지원: 최신 사양 노트북 제공, 듀얼 모니터 기본 제공
- 교육 및 자격증 지원: 직무 관련 교육비 지원, 컨퍼런스/세미나 참가비 지원
- 간식 및 커피 무제한 제공: 오피스 내 상시 스낵바 운영
- 자유로운 휴가 제도: 30분 단위 사용 가능한 휴가 제도
- 통근 버스 운행 (판교역, 야탑역)
제출 서류
- 이력서 및 경력기술서: 자유 양식 (PDF 권장)
- 포트폴리오: 관련 프로젝트 경험이 드러나는 자료 또는 GitHub 링크 (선택)
채용전형
- 서류 전형 ＞ Recruiter Call ＞ Technical Interview ＞ Culture Interview
참고
- 회사 홈페이지: www.analog-ai.com
- 기업소개: https://alog.co/careers-analogai
회사 소개
AnalogAI는 초저전력 온디바이스 AI 반도체를 개발하는 딥테크 스타트업입니다. 아날로그 인메모리 컴퓨팅(Analog In-Memory Computing) 기술을 기반으로, 기존 GPU 대비 최대 1,000배 수준의 에너지 효율을 목표로 하는 AI 가속기를 개발하고 있으며, LLM·LMM급 고성능 AI를 배터리 기반 기기에서 직접 구동하는 것을 지향합니다.
주요 타깃 시장은 다음과 같습니다.
- AR·VR 글래스 및 차세대 웨어러블 디바이스
- 휴머노이드 로봇 및 자율주행 로봇
- 군사용 및 산업용 드론
- 기타 초저전력 고성능 온디바이스 AI가 필요한 헤비 엣지(Heavy Edge) 응용 분야
AnalogAI는 소재·소자·회로·시스템에 걸친 수직 통합 기술을 바탕으로, 장기적으로 칩 판매와 IP 라이선싱을 병행하는 글로벌 AI 반도체 회사로 성장하는 것을 목표로 하고 있습니다.
모집 부문
- 포지션명: Top Integration Circuit Design Engineer
- 고용 형태: 정규직
- 경력: 5년 이상
- 소속: Circuit Design 개발팀
주요 업무
직접 수행 — 핵심 업무
Top-Level RTL 통합: 디지털/아날로그 IP 블록 통합, 버스 구조(AXI, AHB 등) 연결 및 정합성 검토, 아날로그 블록 Wrapper 작성
클럭 및 리셋 아키텍처 설계: Clock Domain 정의, CDC 처리, Reset 시퀀싱, Clock Gating 구조 설계
파워 도메인 관리: 멀티 파워 도메인 정의 및 UPF 작성, Level Shifter/Isolation Cell 배치, Power Sequencing 정의
STA 및 타이밍 클로저: 전체 칩 Setup/Hold Slack 분석·수정, OCV/MMMC 분석, 타이밍 클로저 수행
GLS 및 Sign-off: Gate-level 시뮬레이션 기능 검증, 테이프아웃 체크리스트 관리 및 최종 데이터 제출
협업 및 조율
Synthesis & P&R: SDC 제약 조건 제공 및 합성 결과 검토, 플로어플랜 및 P&R 결과 피드백 (실행은 외부 파트너)
DFT (Scan Chain, MBIST): 테스트 요구사항 정의 및 외부 파트너 결과 검토 — 직접 구현 불필요
Physical Verification: LVS/DRC 결과 검토 및 외부 파트너 지원
자격 요건
- 5년 이상 디지털 SoC/ASIC Top Integration 경력
- 실제 ASIC 테이프아웃(28nm 이하 포함) 경험
- 아날로그/혼성신호 블록이 포함된 SoC 통합 경험
- Verilog/SystemVerilog를 활용한 RTL 설계 및 Top-level 통합 경험
- SDC 기반 타이밍 제약 조건 작성 및 STA 수행 경험
- 합성(Synthesis) 및 배치배선(Place & Route) 수행 경험
- UPF 기반 멀티 파워 도메인 설계 이해 및 적용 경험
- CDC(Clock Domain Crossing) 분석 및 처리 경험
- Synopsys, Cadence EDA 툴 숙련자
- 합성: Synopsys Design Compiler / Fusion Compiler 또는 Cadence Genus
- 배치배선: Cadence Innovus 또는 Synopsys IC Compiler
- STA: Synopsys PrimeTime 또는 Cadence Tempus
- Gate-level 시뮬레이션(GLS) 및 기능 검증 경험
- 스크립팅 언어 사용 경험 (Python, TCL, Perl 등) — 합성/STA flow 자동화, 결과 파싱 등
우대 사항
- 10년 이상 디지털 SoC/ASIC Top Integration 경력
- Hard macro (memory compiler output, 3rd-party analog IP wrapper 등) top-level 통합 경험
- 저전력 설계(Clock Gating, Power Gating, DVFS) 경험
- AXI/AHB/APB 등 온칩 버스 프로토콜 설계 경험
- AI/ML 반도체 또는 메모리 인터페이스 SoC 개발 경험
- DFT 기본 구조 이해 (스캔 체인, MBIST, ATPG) — 직접 구현보다 요구사항 정의 및 외부 파트너 리뷰 역할
- Formal Verification (Spyglass, JasperGold 등) 또는 RTL linting 경험
- 디지털 설계 또는 관련 분야 석사/박사학위
복지혜택
- 스톡옵션 제도: 장기적 성과 공유를 위한 스톡옵션 부여
- 최신 업무 장비 지원: 최신 사양 노트북 제공, 듀얼 모니터 기본 제공
- 교육 및 자격증 지원: 직무 관련 교육비 지원, 컨퍼런스/세미나 참가비 지원
- 간식 및 커피 무제한 제공: 오피스 내 상시 스낵바 운영
- 자유로운 휴가 제도: 30분 단위 사용 가능한 휴가 제도
- 통근 버스 운행 (판교역, 야탑역)
제출 서류
- 이력서 및 경력기술서: 자유 양식 (PDF 권장)
- 포트폴리오: 관련 프로젝트 경험이 드러나는 자료 또는 GitHub 링크 (선택)
채용전형
- 서류 전형 ＞ Recruiter Call ＞ Technical Interview ＞ Culture Interview
참고
- 회사 홈페이지: www.analog-ai.com
- 기업소개: https://alog.co/careers-analogai